## (19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

## (11)特許出願公開番号

# 特開平9-223721

(43)公開日 平成9年(1997):8月26日

(51) Int CL <sup>9</sup>	FI H01L 21/60 311S 21/92 23/12 L 審査請求 未請求 請求項の数10 OL (全 10 頁)
(21)出願番号 特顯平8-28088	(71) 出顧人 000005223 富士通株式会社
(22)出顧日 平成8年(1996)2月15日	神奈川県川崎市中原区上小田中4丁目1番 1号
	(72)発明者 森屋 晋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
en de la companya de La companya de la companya del companya de la companya del companya de la c	(72)発明者 元岡 俊介 神奈川県川崎市中原区上小田中1015番地
	富士通株式会社内 (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中1015番地
	富士通株式会社内 (74)代理人 弁理士 伊東 忠彦

# (54) 【発明の名称】 半導体装置及びその製造方法及び実装基板及びその製造方法


e de la companya de l

金山心壁棚美力。是一大蓝色。

## (57)【要約】

【課題】本発明は突起電極を有する半導体装置及びその製造方法及び実装用基板及びその製造方法に関し突安定影したフリップチップ接合を可能とすることを課題とする。

【解決手段】複数のパンプ13が配設された構成を有しており、実装基板11に形成された電極部18に前記がよっており、実装基板11に実装されることにより実装基板11に実装される半導体装置10において、前記パンプ13の先端部に尖鋭部15を形成し、この尖鋭部15が電極部18に 版入されることにより実装基板11に実装される構成と非 本発明の一実施例である半導体装置が実装基板に実装 された状態を示す図



BEST AVAILABLE COPY

## 【特許請求の範囲】

【請求項1、】、半導体チップまたは半導体チップが搭載 される基板に複数の突起電極が配設された構成を有して おり、実装基板に形成された電極部に前配突起電極が接 続されることにより前記実装基板に実装される半導体装 置においてきょう

前記突起電極の先端部に尖鋭部を形成し、該尖鋭部が前っ 記電極部に嵌入されることにより前記実装基板に実装さ れることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、 前記突起電極は、前記電極部よりも硬質な材質で形成さ れていることを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体装置の製 造方法であって、 

半導体チップまたは半導体チップが搭載される基板に複 数の突起電極を形成する突起電極形成工程と、

形成された突起電極に対し尖鋭部形成用治具を押圧し、 前記突起電極を変形させることにより尖鋭部を形成する 尖鋭部形成工程とを具備することを特徴とする半導体装 置の製造方法。

【請求項4】 請求項3記載の半導体装置の製造方法に おいではいいというとは、これがあるとはは、なると

尖鋭部形成工程で用いられる尖鋭部形成用治具として、 前記突起電極を押圧する部位に前記尖鋭部の形状に対応 した凹部が形成されたものを用いたことを特徴とする半 導体装置の製造方法。 - Sharetti water e

【請求項5】 請求項1または2記載の半導体装置が実 装される実装基板において、

前記尖鋭部の形成位置と対応する位置に、前記尖鋭部が気蓋薬でる。 嵌入するホール電極を形成したことを特徴とする実装基 30 板。京選などもあり合っからかり、正成の

【請求項6】 請求項5記載の実装基板において、 前記ホール電極は、基板本体に形成された孔部と、該孔 部に形成された環状電極部とにより構成されることを特 徴とする実装基板。

【請求項7】 半導体チップまたは半導体チップが搭載 される基板に複数の電極部が配設された構成の半導体装 置が装着される実装基板において、

前記半導体装置に配設された電極部に対応する位置に複 数の突起電極部を形成すると共に、

前記突起電極の先端部に尖鋭部を形成し、該尖鋭部が前 記電極部に嵌入されることにより前記半導体装置を実装 することを特徴とする実装基板。

【請求項8】 請求項7記載の実装基板において、 前配突起電極は、前記電極部よりも硬質な材質で形成さ れていることを特徴とする実装基板

【請求項9】 請求項7または8記載の実装基板の製造 方法であって、

実装基板を構成する基板本体の半導体装置における電極 部形成位置と対応する位置に突起電極を形成する突起電 50 極形成工程と、

形成された突起電極に対し尖鋭部形成用治具を押圧し、 前記突起電極を変形させることにより尖鋭部を形成する 尖鋭部形成工程とを具備することを特徴とする実装基板 の製造方法。

【請求項:0】 請求項9記載の実装基板置の製造方法 において、

尖鋭部形成工程で用いられる尖鋭部形成用治具として、 前記突起電極を押圧する部位に前記尖鋭部の形状に対応 した凹部が形成されたものを用いたことを特徴とする実 装基板の製造方法。

## 【発明の詳細な説明】

[0001]

20

40

【発明の属する技術分野】本発明は半導体装置及びその\*\*\* 製造方法及び実装基板及びその製造方法に係り、特に突 起電極を用いて実装処理を行う半導体装置及びその製造 方法及び実装基板及びその製造方法に関する。

【0002】近年、半導体装置の高密度化、高速化、小 型化が要求されており、この要求に対応すべくフリップ チップ実装方法が多く用いられるようになってきてい る。このフリップチップ実装方法においては、半導体チ ップ或いは半導体装置の所定位置に複数の突起電極を形 成する必要がある。また、高密度化により突起電極の形 成数も増大する傾向にある。更に、複数配設される突起 電極の内、一つにでも接続不良が発生すると半導体チッ プ及び半導体装置は機能しなくなる。

【〇〇〇3】よって、信頼性の高い実装を行うために は、各突起電極を確実に実装基板に接続する必要があ

#### [0004]

【従来の技術】例えば、マルチチップモジュール(M C・ M)。においでは、ベアチップ状の半導体デップの一面に 複数の突起電極(以下、パンプという)を形成し、この ベアチップをマザーボードにフリップチップ接合により 実装することが行われている。また、BGA(Ball Gridの Allay) 構造の半導体装置は、半導体チップを搭載した。 基板の実装面に複数のパンプを形成し、この半導体装置。 を実装基板にフリップチップ接合により実装することが、 行われている。 1997年1月4日 李寶 (西南京)

【0005】従来、上記突起電極を形成する方法とじて は、メッキ法。蒸着法、及びウイヤーボンディング法等と が用いられており、また突起電極の材質としては半田或。 いは金(Au)が一般に用いられている。メッキ法によ り突起電極を形成する方法では、半導体チップ或いは基 板にパンプ形成位置を残してレジストを配設し、これを 電界メッキ槽に浸漬してパンプ形成位置にパンプを成長 させる。また、蒸着法では、半導体チップ或いは基板に、 バンプ形成位置を残してレジストを配設し、これを蒸着 装置に装着してバンプ形成位置にバンプを成長させる。 図13(A)は、メッキ法或いは蒸着法を用いることに

より半導体チップ1上に形成されたパンプ2を示してい 4 1 4 1 1 1 る。

【0006】一方、ワイヤーボンディング法では、ワイ ヤーボンディング装置を用い、パンプ形成位置に金ワイ ヤを接合した後、キャピラリを微量上昇させた時点でワ イヤカットを行い、これによりパンプ形成位置にスタッ トパンプを形成する。図13(B)は、ワイヤーボンデ ィング法を用いることにより半導体チップ1上に形成さ れたスタットパンプ3を示している。

【0007】上記のようにバンプが形成された半導体チ 10 ップ或いは半導体装置(以下、半導体チップ及び半導体 装置を総称して半導体装置という)は、マザーボード或 いは実装基板(以下、マザーボード及び実装基板を総称 して実装基板という)にフリップチップ接合される。こ のため、図14(A)に示されるように、実装基板4の バンプ5が形成された位置と対応する位置には平面電極 6が形成されており、この平面電極6にパンプ5がフリ ップチップ接合されることにより半導体装置7は実装基 板4に電気的に接合させる構成とされていた。尚、図1 4 (B) は半導体装置7が実装基板4にフリップチップ 20 接合された状態を示している。

【〇〇〇8】また、接合時におけるフリップチップ方法 はパンプの材質に依存する。具体的には、半田の場合に はバンプを加熱・加圧することにより平面電極に接合さ せ、金スタットバンプの場合には半導体装置と実装基板 の間に導電性樹脂等を介在させた上で加圧することによ り平面電極に接合させる構成とされていた。

#### [0009]

【発明が解決しようとする課題】ところで、フリップチ ップ接合の場合、バンプ5が実装基板4上に形成された 30 平面電極6と安定した接続を行うためには、バンプ5の 髙さを一定化することが不可欠である。このため従来で は、バンプ5に対してその高さを一定化するためのレベ リング処理を行っている。

【0010】このレベリング処理は、図15(A)に示 されるように、パンプ5の形成後に押圧部が平坦面とさ れたレベリング用治具8にてパンプ5の上部を押圧し、 バンプ5の上部に平坦部5aを成形する処理である。し<sub>。</sub> かるに従来のレベリング処理は、単にパンプ5の上部に 平坦部 5 a を成形するのみの処理であったため、パンプ、40 c) るものである。 いっというには 参照できない (対象) (2.19) 文 きた 5 自体のポリューム(大きさ)にパラツキがある場合に は、レベリング処理により形成された平坦部5aの面積 に差が生じてしまう。即ち、パンプ5のボリュームが大。 きい場合には平坦部5aの面積は大きくなり、逆にパン プ5のボリュームが小さい場合には平坦部5aの面積は※ 小さくなる。

【0011】よって、上記のように平坦部5aの面積に パラツキがあるパンプ5が形成された半導体装置7を実 装基板4にフリップチップ接合すると、パンプ5と平面 🦠 電極6との接続面積にバラツキが生じ、接続抵抗(接続 50 電極の先端部に尖鋭部を形成し、該尖鋭部が前記電極部

インピーダンス)に差が生じてしまうという問題点が生 じる。このように接続抵抗に差が生じると、高速化され た半導体装置7の場合には、接続抵抗差に起因して半導 体装置7の処理速度にバラツキが生じ、安定した処理が 行えないおそれがある。

【〇〇12】本発明は上記の点に鑑みてなされたもので あり、安定したフリップチップ接合を可能とした半導体 装置及びその製造方法及び実装基板及びその製造方法を 提供することを目的とする。

#### [0013]

するものである。

【課題を解決するための手段】上記の課題は、下記の手 段を講じることにより解決することができる。請求項1 記載の発明では、半導体チップまたは半導体チップが搭 載される基板に複数の突起電極が配設された構成を有し ており、実装基板に形成された電極部に前配突起電極が 接続されることにより前記実装基板に実装される半導体 装置において、前記突起電極の先端部に尖鋭部を形成 し、該尖鋭部が前記電極部に嵌入されることにより前記 実装基板に実装されることを特徴とするものである。 【〇〇14】また、請求項2記載の発明では、前記請求 項1記載の半導体装置において、前記突起電極は、前記 電極部よりも硬質な材質で形成されていることを特徴と 

【0015】また、請求項3記載の発明では、前記請求 項1または2記載の半導体装置の製造方法であって、半 導体チップまたは半導体チップが搭載される基板に複数で の突起電極を形成する突起電極形成工程と、形成された。 突起電極に対し尖鋭部形成用治具を押圧し、前記突起電 極を変形させることにより尖鋭部を形成する尖鋭部形成。 工程とを具備することを特徴とするものである。

【0016】また、請求項4記載の発明では、前記請求 項3記載の半導体装置の製造方法において、尖鋭部形成 工程で用いられる尖鋭部形成用治具として、前記突起電 極を押圧する部位に前記尖鋭部の形状に対応した凹部が 形成されたものを用いたことを特徴とするものである。 【〇〇1月】また、請求項5記載の発明では、前記請求 項1または2記載の半導体装置が実装される実装基板に おいて、前記尖鋭部の形成位置と対応する位置に、前記 尖鋭部が嵌入するホール電極を形成したことを特徴とす。

【0018】またの請求項6記載の発明では、前記請求 項5記載の実装基板において、前記ホール電極は、基板。 本体に形成された孔部と、該孔部に形成された環状電極。 部とにより構成されることを特徴とするものである。

【〇〇19】また、請求項フ記載の発明では、半導体チェ ップまたは半導体チップが搭載される基板に複数の電極。 部が配設された構成の半導体装置が装着される実装基板 において、前記半導体装置に配設された電極部に対応す る位置に複数の突起電極部を形成すると共に、前配突起

に嵌入されることにより前記半導体装置を実装すること を特徴とするものである。

【0020】また、請求項8記載の発明では、前記請求 項フ記載の実装基板において、前記突起電極は、前記電 極部よりも硬質な材質で形成されていることを特徴とす · 网络特别人和研究 るものである。

【0021】また、請求項9記載の発明では、前記請求 項7または8記載の実装基板の製造方法であって、実装 基板を構成する基板本体の半導体装置における電極部形 成位置と対応する位置に突起電極を形成する突起電極形 10 成工程と、形成された突起電極に対し尖鋭部形成用治具 を押圧し、前記突起電極を変形させることにより尖鋭部 を形成する尖鋭部形成工程とを具備することを特徴とす るものである。

【0022】更に、請求項10記載の発明では、前記請 求項9記載の実装基板置の製造方法において、尖鋭部形 成工程で用いられる尖鋭部形成用治具として、前記突起 電極を押圧する部位に前記尖鋭部の形状に対応した凹部 が形成された構成のものを用いたことを特徴とするもの

【0023】上記した各手段は、下記のように作用す る。請求項1記載の発明によれば、基板に複数配設され た突起電極の先端部に尖鋭部を形成し、この尖鋭部が実 装基板に形成された電極部に嵌入されることにより半導 体装置が実装基板に実装される構成としたことにより、 実装状態において尖鋭部は実装基板に形成されている電 極部に突き刺さった状態となる。

【0024】このように、突起電極の先端部に形成され た尖鋭部が実装基板に形成されている電極部に嵌入する。 ことにより、突起電極と電極部との電気的な接続面積を 30 増大することができ、突起電極の大きさにバラツキが生 じていたとしても突起電極と電極部との電気的接続を確 実に行うことができる緊急をはる。他は独立の自立としていた。

【0025】更に、突起電極と電極部との電気的接続を当 行うに際し、半導体装置と実装基板との間に他の導電性等 部材を介在させる必要がなくなるだめ、部品点数の削減 及び製造工程の簡単化を図ることができる謎また、請求 項2及び8記載の発明によれば、突起電極は電極部より も硬質な材質で形成されているため、突起電極に形成され

【0026】また、請求項3記載の発明によれば、前記】 請求項1または2記載の半導体装置を製造するに際じ、※ 突起電極形成工程において半導体チジプまたは半導体チ ップが搭載される基板に複数の突起電極を形成し、続い て実施される尖鋭部形成工程において、形成された突起 電極に対し尖鋭部形成用治具を押圧して突起電極を変形 させ尖鋭部を形成することにより、簡単に尖鋭部を形成の することができる。イルリスト場の表別の一個本

【〇〇27】即ち、尖鋭部形成工程は従来実施されてい るレベリング処理に代えて行われるものであり、半尖鋭部第50

形成工程を設けてもこれにより製造工程が複雑化するよ うなことはない。また、尖鋭部形成工程は単に突起電極 に対し尖鋭部形成用治具を押圧することにより尖鋭部を 形成する工程であるため、容易に尖鋭部を形成すること ができる。 That  $x \in \mathcal{S}_{0} \oplus \mathcal{F}_{0}$ 

【0028】また、請求項4及び1 Ô記載の発明によれ ば、尖鋭部形成工程において、突起電極を押圧する部位 に尖鋭部の形状に対応した凹部が形成された尖鋭部形成 用治具を用いたことにより、簡単な構成の治具で容易がぶ つ確実に尖鋭部を形成することができる。

【0029】また、請求項5及び6記載の発明によれ ば、尖鋭部の形成位置と対応する位置に尖鋭部が嵌入する。 るホール電極を形成したことにより、前記請求項1また は2記載の半導体装置を実装基板に装着した際、突起電 極の尖鋭部はホール電極内に嵌入される。よって、突起 電極とホール電極との接続状態を一定化でき、これに伴 い接続面積も一定化するため、安定した電気特性を得る ことができる。

【〇〇3〇】また、請求項フ記載の発明によれば、実装 基板に複数配設された突起電極の先端部に尖鋭部を形成 し、この尖鋭部が電極部に嵌入することにより半導体装 置を実装基板に実装する構成としたことにより、実装状 態において尖鋭部は実装基板に形成されている電極部に 突き刺さった状態となる。

【0031】このように、尖鋭部が電極部に嵌入するこ とにより、突起電極と電極部との電気的な接続面積を増 大することができ、突起電極の大きさにパラツキが生じ ていたとしても突起電極と電極部との電気的接続を確実 に行うことができる。更に、突起電極と電極部との電気 的接続を行うに際し、半導体装置と実装基板との間に他 の導電性部材を介在させる必要がなくなるため、部品点 数の削減及び製造工程の簡単化を図ることができる。

【0032】更に、請求項9記載の発明によれば、前記 請求項7または8記載の実装基板を製造するに際し、突 起電極形成工程において実装基板を構成する基板本体に 複数の突起電極を形成し、続いて実施される尖鋭部形成。 工程において、形成された突起電極に対し尖鋭部形成用 治具を押圧して突起電極を変形させ尖鋭部を形成すること とにより、簡単に尖鋭部を形成することができる。

れた尖鋭部を確実に電極部に嵌入することができる。 \*\*\* \*\* 【0033】即ち、尖鋭部形成工程は従来実施されてい。 るレベリング処理に代えて行われるものであり、尖鋭部 形成工程を設けてもこれにより製造工程が複雑化するよ うなことはない。また、尖鋭部形成工程は単に突起電極 に対し尖鋭部形成用治具を押圧するこにより尖鋭部を形 成する工程であるため、容易に尖鋭部を形成することが できる。

### [0034]

【発明の実施の形態】次に本発明の実施の形態について 図面と共に説明する。図1及び図2は本発明の一実施例へ である半導体装置10を示しており、図1は半導体装置

Charlet Bear

10を実装基板11に実装した状態を、また図2は半導 体装置10を実装基板11に実装する前の状態を示して

【〇〇35】尚、本発明はパンプが形成された半導体チ ップ及び半導体装置(例えばBGA構造の半導体装置) の双方に適用することができるが、以下の説明において は、この半導体チップ及び半導体装置を総称して半導体 装置10というものとする。図1及び図2に示す例で は、半導体装置10として半導体チップを用いた例を示 しており、チップ本体12の実装基板1.1と対向する面 10 には複数の突起電極13(以下、パンプという)が形成 されている。このパンプ13は、例えば材料として高融 点半田が用いられており、基部14の先端部に尖鋭部1 5が形成されたことを特徴としている。

【0036】基部14はその一端部が半導体装置10に 形成されているパッド37(図3 に示す)に接合されて おり、これによりパンプ13は半導体装置10と電気的 に接続されている。また、尖鋭部15は基部14と一体 的に形成されており、例えば円錐形状等の尖った形状を 有している。この尖鋭部15は基部14の先端部に形成 20 された平坦部16の中央に形成されており、実装基板1 1に向け突出した構成とされている。

【0037】一方、上記構成とされた半導体装置10が 実装される実装基板11は、図1及び図2に加え図4に 示されるように、基板本体17の半導体装置10と対向 する面に複数の電極部18が形成されている。この電極 部18は突起電極状(バンプ状)の形状を有しており、 また半導体装置10に配設されているパンプ13の材料 に対し柔らかい材料 (例えば金 (Au)) で形成されて いる。更に、電極部18の配設位置は、パンプ13の形、30。 成位置と対応するよう構成されている。

【0038】続いて、上記構成とされた半導体装置10 を実装基板11に実装する方法について説明する。半導 体装置10を実装基板11に実装するには、図2に示さ れるように、バンプ13とバンプ状の電極部18とが対 向するよう半導体装置10と実装基板11とを位置決め し、続いて半導体装置10を実装基板11に向け押圧する る。前記のように、パンプ13と電極部18とは位置決 めされているため、半導体装置10を実装基板11に向 け押圧することにより、パンプ13は電極部18に向け 40 押圧される。

【0039】この際、上記のようにパンプ13はその先 端部に尖った尖鋭部15が形成されており、かつパンプ 13は電極部18に対して硬い材質により形成されてお り、更に電極部18はパンプ状とされているため、上記 押圧処理により尖鋭部15は電極部18に嵌入する。

【〇〇4〇】図3は、バンプ13に形成された尖鋭部1 5が電極部18に嵌入した状態を拡大して示している。 同図に示されるように、パンプ13が電極部18に嵌入 した状態で、尖鋭部15は電極部18に突き刺さった状 50 いて形成してもよい。また、上記のパンプ13aの形成

態となっている。このように、半導体装置10を実装基 板11に実装した状態において、バンプ13の先端部に 形成された尖鋭部15が実装基板11に形成されている 電極部18に嵌入するため、バンプ13と電極部18と の電気的な接続面積を増大することができる。即ち、尖 鋭部15は上記したように円錐形状等の表面積の広い形 状とされているため、パンプ13と電極部18との接触 面積は増大する。 1.3

【0041】よって、バンプ13の大きさにバラツキが 生じていたとしても、パンプ13と電極部18との接触 面積は十分に広くなり、バンプ13と電極部18の電気 的接続を確実に行うことができる。これにより、パンプ 13と電極部18との電気的接続位置において接続抵抗 (接続インピーダンス) にパラツキが発生することを防 止でき、従って高速化された半導体装置:10であっても 安定した処理を確保することができる。

【0042】また、バンプ13と電極部1.8との電気的 接続を行うに際し、従来のスタットパンプ3を用いた実 装構造で必要とされた導電性部材が不要となるため、従 来のスタットパンプ3を用いた実装構造に比べて部品点 数の削減及び製造工程の簡単化を図ることができる。

【0043】更に、本実施例においては、バンプ13を 電極部18に機械的に嵌入させることにより接続を行う。 構成とされているため、従来パンプを電極部に接続する。 際に必要とされた加熱処理を不要とすることができる。 よって、実装処理の簡単化を図ることができると共に、 半導体装置10に熱ダメージが発生することを防止する。 ことができる。尚、パンプ13と電極部18との電気的。 接続をより確実にするために、従来と同様に実装時に加 熱雰囲気下でパンプ13と電極部18とを接合する構成 4. S. L. (1987) 

【0044】続いて、上記構成とされた半導体装置10 の製造方法について説明する。尚、本発明に係る半導体 装置10の製造方法はミパンプ1:3の形成方法に特徴を 有するため、以下の説明においてはパンプ13の形成方 法についてのみ説明するものとする。

【0045】バンプ13は、突起電極形成工程と尖鋭部 形成工程とを実施することにより形成される。突起電極 形成工程は、半導体装置10の所定位置に尖鋭部15が 形成されていない状態のパンプ13 a (即ち、従来構成 のパンプ)を形成する工程であり、尖鋭部形成工程は突 起電極形成工程で形成されたパンプ 183% に対して尖鋭。 部15を形成する工程である。以下、各構成について説。 明する。 ダーの始端しょうじゅくいら豊かはのっちした

【0046】バンプ13を形成するには、突起電極形成 工程においてメッキ法、蒸着法、或いはワイヤーボンデ ィング法等を用いて半導体装置:10の所定位置にバンプ 13aを形成する。このパンプ13aの形成方法は、特力 に限定されるものではなく、上記した各方法の何れを用

10

方法は、何れもパンプ形成方法として一般に知られてい るものであり、よって従来から用いられているパンプ形 成設備をそのまま用いてパンプ13aを形成することが できる。

【0047】図5は、突起電極形成工程を実施すること により、バンプ13aが形成された半導体装置10を示 している。この突起電極形成工程が終了した状態では、 バンプ13aにはまだ尖鋭部15は形成されておらずや よってパンプ13aは球状或いは柱状形状となっている (図5では球状形状を示す)。

【0048】突起電極形成工程が終了すると、続いて尖 鋭部形成工程が実施される。尖鋭部形成工程では、図6 及び図7に示されるように、尖鋭部形成用治具19(以 下、単に治具という)を用いてパンプ13aの先端部に 尖鋭部15を形成する。治具19は、図6及び図8

(A) に示すように、パンプ13aと当接する先端部に 例えば円錐形状の凹部20と環状の平面部21とを有し ており、図示しない昇降機構により上下動する構成とさ れている。パンプ13aに尖鋭部15を形成する際、治 具19は昇降機構により図6に示されるようにバンプ1~20′ 3aに向け下降してパンプ13aの先端部を加圧する。 【0049】この際、治具19は成形型として機能し、 よってバンプ13aの先端部には凹部20の形状に対応 した尖鋭部15が形成される。また、同時にバンプ13 aの先端部には平面部21に対応した平坦部16も形成 される。これにより、図7に示される基部14、尖鋭部 15、及び平坦部16を有したバンプ13が形成され る。

【〇〇5〇】上記した尖鋭部形成工程は、従来実施され ていたレベリング処理(図15参照)に代えて行われる。30 ものであり、尖鋭部形成工程を設けてもこれにより製造 工程が複雑化するようなことはない。また、治具19を 上下動させる昇降機構も従来のレベリング処理において レベリング用治具8を駆動する機構として用いられてい るものであり、よってレベリング用治具8を治具19に 交換するだけで尖鋭部15を形成することが可能とな る。更に、尖鋭部形成工程は単に突起電極13aに対し 治具 1:9 を押圧するだけの処理であるため、容易に尖鋭 部15を形成することができる。 3...

具19は、半導体装置10に形成された複数のパンプ1 3幅に対し、1個づつ尖鋭部15を形成する構成のもので であったが、図8<sup>8</sup>(B) に示されるように、複数のパンド プ13aの形成位置に対応するよう複数の凹部20を平衡 面部21内に設けた構成の治具22を用意し、この治具 22を用いて尖鋭部形成工程を実施することにより、複 数のパンプ13aに対し効率良く尖鋭部15を形成する ことが可能となる。 

【0052】また、上記した尖鋭部形成工程では、従来

ることができ、尖鋭部15の形成時に同時に形成される 平坦部16の高さは均一となるよう構成されている。続 いて、本発明に係る実装基板の第1実施例について説明 することでありていまし

【0053】図9は第1実施例に係る実装基板25にB GA構造の半導体装置30が実装された状態を示してい る。先ず、BGA構造の半導体装置30について説明す る。BGA構造の半導体装置30は、大略すると基板3 1. 封止樹脂33. 及び突起電極である複数のパンプ3 4 (以下、電極部という) 等により構成されている。

【0054】基板31は例えばガラス・エポキシ製の基 板であり、その上面31aに半導体チップ32を搭載す ると共に、所定のパターンを有する配線35が形成され ている。この配線35の所定位置と半導体チップ32と は、ワイヤ36を用いて電気的に接続されている。ま た、基板31の上面31aには、半導体チップ32及び ワイヤ36を封止するように封止樹脂33が形成されて おり、この封正樹脂33により半導体チップ32及びワ イヤ36は外部に対して保護される構成とされている。 【0055】一方、基板31の下面316には複数のパ ンプ電極部34が配設されている。この電極部34は半 導体装置30の外部接続端子として機能するものであ り、基板31に形成された配線及びスルーホール(共に 図示せず)により配線35に接続されている。従って、 半導体チップ32はワイヤ36、配線、スルーホールを 介して電極部34に電気的に接続された構成とされてい

【0056】上記構成された半導体装置30は実装基板。 25に実装される。実装基板25は、基板本体24に複 数のパンプ26を形成した構成とされている。このパシ プ26の形成位置は、半導体装置30に設けられた電極 部34の形成位置と対応するよう構成されている。まつ た、バンプ26は材料として例えば高融点半田が用いら れており、前記した半導体装置10側に配設されたパン プ13と同様に基部27.尖鋭部28.及び平坦部28. を一体的に形成した構成とされている。 ジャー・カー 参照

【0057】基部27はその一端部が基板本体24に形 成されているパッド (図示せず) に接合されておりここ れによりパジプ26は実装基板25と電気的に接続され 【OOO5句】 尚徳上記した尖鋭部形成工程で使用した治 40 ている。また。尖鋭部28は円錐形状等の尖った形状を 有しており、基部27の先端部に形成された平坦部29 の中央に上部に向け突出するよう形成されている。尚、 バンプ26の材質は、前記した半導体装置30に設けら れた電極部34の材質に対して硬い材料とされている。

【0058】上記構成とされた実装基板25に半導体装。 置30を実装するには、パンプ26と電極部34とが対 向するよう半導体装置30と実装基板25とを位置決め し、続いて半導体装置30を実装基板25に向け押圧す る。これにより、電極部34はパンプ26に向け押圧さ 実施されていたレベリング処理の効果をそのまま維持す「500 れる。この際、上記のようにパンプ26はその先端部に 尖った尖鋭部28が形成されており、かつパンプ26は 電極部34に対して硬い材質により形成されているた め、上記押圧処理により尖鋭部28は電極部34に嵌入

【0059】このように、半導体装置30を実装基板2 5に実装した状態において、尖鋭部28が電極部34に 嵌入するため、バンプ26と電極部34との電気的な接 続面積を増大することができる。よって、パンプ26或 いは電極部34の大きさにバラツキが生じていたとして も、バンプ26と電極部34との接触面積は十分に広く なり、バンプ26と電極部34の電気的接続を確実に行っ うことができる。

【0060】これにより、パンプ26と電極部34との 電気的接続位置において接続抵抗(接続インピーダン ス) にパラツキが発生することを防止でき、従って高速 化された半導体装置30であっても安定した処理を確保 することができる。また、導電性部材を半導体装置30 と実装基板25との間に介在させる必要もなく、部品点 数の削減及び製造工程の簡単化を図ることができる。

【0061】更に、本実施例においては、パンプ26を 20 電極部34に機械的に嵌入させることにより接続を行う 構成とされているため、両者26、34の接続に際し加 熱処理を不要とすることができ、よって実装処理の簡単 化及び半導体装置30に熱ダメージが発生することを防 止することができる。

【0062】尚、実装基板25にパンプ26を形成する 方法については、図5万至図8を用いて説明したパンプ 13の形成方法と同一であるため、その説明は省略す る。続いて、本発明に係る実装基板の第2実施例につい て説明する。図10は第2実施例に係る実装基板40を 30 示している。本実施例に係る実装基板40は基板本体4 1に複数のホール電極42を形成したことを特徴とする ものであり、例えば図1に示した半導体装置10が実装 されるものである。

【0063】この実装基板40に形成されるホール電極 42は、基板本体41に形成された孔部42aと、この 孔部42aに形成された環状電極部42bとにより構成 されている。また、ホール電極42の形成位置は、半導 体装置10に設けられたパンプ13の形成位置と対応す るよう設定されている。このホール電極42の形成方法 40 としては、基板形成技術の一つとじて←般に用いられて いるスルーホール形成技術を利用することができ、よっ てホール電極42を容易に形成することができる。

【0064】図11は、第2実施例に係る実装基板40 に図1に示した半導体装置10が実装された状態を示し てる。同図に示されるように、実装状態において半導体 装置10に形成されたパンプ13は実装基板40に形成 されたホール電極42に電気的に接続する。具体的に は、実装状態においてパンプ13に形成された尖鋭部1 5 はホール電極 4 2 の孔部 4 2 a に嵌入し、バンプ 1 3 50

に形成された平坦部16はホール電極42の環状電極部 42bの上部と当接する。 7. 7. 4.

【0065】上記のように、尖鋭部15が孔部42aに 嵌入することにより、バンプ13とホール電極42との 位置決めを一義的に行うことができ、また共に平坦面と されたバンプ13の平坦部4.6と環状電極部426とが 当接することにより、バンプ13とホール電極42との 接続状態を一定化でき、これに伴い接続面積も一定化す るため、安定した電気特性を得ることができる。

【0066】図12は、図11における接続構造をより、 強化するために、ホール電極42の裏側から裏打ち材4: 3を設けた構成を示している。この裏打ち材43は、例 えば半田よりなり、ホール電極4.2の裏側から孔部4.2 a内に充填し配設された構成とされている。

【〇〇67】この構成とすることにより、尖鋭部15と ホール電極42との電気的な接続面積を更に増大するこ とができ、よってパンプ13とホール電極42との電気 的接続をより確実に行うことができる。また、これに伴 いバンプ13とホール電極42との機械的接続強度も向 上するため、実装の信頼性をより向上させることができ

#### [0068]

【発明の効果】上述の如く本発明によれば、下記の種々 の効果を実現することができる。請求項1及び7記載の 発明によれば、実装状態において突起電極の先端部に形 成された尖鋭部が実装基板に形成されている電極部に嵌 入することにより、突起電極と電極部との電気的な接続 面積を増大することができ、突起電極の大きさにバラツ キが生じていたとしても突起電極と電極部との電気的接 続を確実に行うことができる。また、突起電極と電極部 との電気的接続を行うに際し、半導体装置と実装基板と の間に他の導電性部材を介在させる必要がなくなるた め、部品点数の削減及び製造工程の簡単化を図ることが

【0069】また、請求項2及び8記載の発明によれ ば、突起電極は電極部よりも硬質な材質で形成されてい るため、突起電極に形成された尖鋭部を確実に電極部に 嵌入することができる。また、請求項3及び9記載の発 明によれば、尖鋭部形成工程において突起電極に対し尖 鋭部形成用治具を押圧して突起電極を変形させ尖鋭部を 形成するため、簡単に尖鋭部を形成することができる。

【0070】また、請求項4及び10記載の発明によれ は、尖鋭部形成工程において突起電極を押圧する部位に 尖鋭部の形状に対応した凹部が形成された尖鋭部形成用 治具を用いたことにより、簡単な構成の治具で容易かつ 確実に尖鋭部を形成することができる。

【0071】更に、請求項5及び6記載の発明によれ ば、突起電極とホール電極との接続状態を一定化でき、 これに伴い接続面積も一定化するため、安定した電気特 性を得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体装置が実装基板 に実装さたれ状態を示す図である。

【図2】本発明の一実施例である半導体装置が実装基板に実装される前の状態を示す図である。

【図3】バンプと電極部との接続部分を拡大して示す図である。

【図4】本発明の一実施例である半導体装置が実装される る実装基板を示す図である。

【図5】本発明の一実施例である半導体装置の製造方法 10 を説明するための図である(突起電極形成工程)。

【図6】本発明の一実施例である半導体装置の製造方法 を説明するための図である(尖鋭部形成工程)。

【図7】尖鋭部形成工程により形成された尖鋭部を拡大 して示す図である。

【図8】尖鋭部形成工程で用いる尖鋭部形成用治具を説明するための図である。


【図9】本発明に係る実装基板の第1実施例を説明する ための図である。

【図10】本発明に係る実装基板の第2実施例を説明す 20 るための図である。

【図11】第2実施例に係る実装基板にパンプが接合した状態を拡大して示す図である。

の終れなられては存むした事であって、日本に、これに シービ 変化の連絡。ロー「**(図1)**開発を表してはませい数 からお確立ななしより、ちもの環境深層の (地域突然から数

本発明の一実施例である半導体装置が実装基板に実装 された状態を示す図




しな まさくし 1.8 - 2 【図 5】 25 1 Liu : 3 ( 本 た と ) ( )

中一世间的原始表示。

本発明の一実施例である半導体装置の製造方法を説明する ための図(失起電極形成工程)

·高·黄泽、1. 6 西西兰亚岛岛岛的 17、 和州市藝台區對底路區



ではよれば、飲むごを続く好

【図12】図11に示す接合状態において、半田を裏打ちした構成を示す図である。

【図13】従来の半導体装置に設けられるパンプを説明するための図である。

【図 1 4 】 従来の半導体装置の実装方法を説明するための図である。

【図 1 5 】従来の半導体装置の製造方法を説明するための図である。

《日本经》

【符号の説明】

10,30 半導体装置

11, 25, 40 実装基板

13, 13a, 26 パンプ

14, 27 基部

15, 28、尖銳部等。 <sup>1975</sup> 多个的最大型,各种逐渐等

16.29 平坦部 シーニング きんかし おしょたい ス

18:34 今電極部 しゅぎ あこう りむたらむ カランテン

19, 22 治具(尖鋭部形成用治具)

20 凹部

2 1 平面部


3 1 基板

32 半導体チップ

42 ホール電極

43 裏打ち材


【図2】



ラ【図7】よっコーロイを築いは極いかです。

二十五 大學 原語 2 1

央教部形成工程により形成された失義部を拡大して示す図。




【図3】

【図4】

パンプと電極部との接続部分を拡大して示す図

す図 本発明の一実施例である半導体装置が実装される実装基板 を示す図




og same ja**(286)** magnya metodoka

(A - ) } }

(A) 18 電磁版
(A) 18 電磁版
(B) 17 17 11 実験基板


(28]

本発明の一実施例である半導体装置の製造方法を説明する ための図(尖貌部形成工程)




[図9]

失鋭部形成工程で用いる失鋭部形成用治具を説明 するための図




【図10】

本発明に係る実装基板の第1実施例を説明するための図




本発明に係る実装基板の第2実施例を説明するための図




14 14 L CA 7721

第2実施例に係る実装基板にペンプが接合じた状態を 拡大して示す図

へ受撃な 選(来図11に示す接合状態において、半田を裏打ちした 構成を示す図





【図13】



【図14】


## 従来の半導体装置に設けられるペンプを説明するための図





axion on

## 従来の半導体装置の実装方法を説明するための図



才交易定点专样推测。14年1月末的定题的"5万万利"制

. 0133

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-223721

(43)Date of publication of application: 26.08.1997

(51)Int.CI.

H01L 21/60 HO1L 21/321

H01L 23/12

(21)Application number: 08-028088

(71)Applicant:

**FUJITSU LTD** 

(22)Date of filing:

15.02.1996


(72)Inventor:

MORIYA SUSUMU MOTOOKA SHUNSUKE

**MIZUKOSHI MASATAKA** 

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE, AND MOUNTING BOARD AND ITS MANUFACTURE

PROBLEM TO BE SOLVED: To enable stable flip chip bonding, by forming a sharp part in the tip part of a protruding electrode, fitting the sharp part in an electrode part, and mounting a device on a mounting board. SOLUTION: When a semiconductor device 10 is mounted on a mounting board 11, the semiconductor device 10 and the mounting board 11 are positioned in such a manner that bumps 13 face electrodes 18 of bump types, and then the semiconductor device 10 is pressed against the mounting board 11. The bump 13 has a sharp part on the tip part, and is formed of hard material as compared with the electrode part 18. The electrode part 18 is formed in a bump type. By pressing process, the sharp part 15 is fitted in the electrode part 18. The sharp part 15 has a large surface area of a conical form or the like, so that the contact areas of the bump 13 and the electrode part 18 are increased. Thereby generation of dispersion of connection resistance in the electric connection position of the bump 13 and the electrode part 18 can be prevented.



LEGAL STATUS

[Date of request for examination]

24.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3370842

[Date of registration]

15.11.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

HITT SC as not

BALKSO ARECT

SUPPRINCE SHOULD ADMINIST MERCHANISES

arriver for some 1994, 30.3

约约·30概任人。

1 Des

 $(3000000)^{2}$ 

A CONTRACT OF THE PROPERTY OF THE RESERVE TO BE STORY OF THE the entirement of the without the commence of the straightfulls and their an expension of the brace art Lugaret State of the Clarence; La Discription of the State of วา เอาเดิน" - "การราย การโกษล Prince on Abortrate - Charles for mand softman for exercises on the rail equilib

THIS PAGE BLANK (USPTO)

BUTAIR DEFINE

The second will be a party of the second

Committee of the committee of the state of t

The state our state groups that have

regionales, and dans to the restaurance to sende the funding name. Secure 1 of the true of the secure sector sector sections

The state of the water problem and to enough

houisitages to emily

The support of the control of the second section to the decided of

ciames con an or or one negative actions of the T

\$ J. C. E. 5.0<u>5.</u> i

1915 Charles de des don via parte.

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### **CLAIMS**

[Claim 1] The semiconductor device characterized by to be mounted in said mounting substrate by having the configuration in which two or more projection electrodes were arranged by the substrate in which a semiconductor chip or a semiconductor chip is carried, forming the acute section in the point of said projection electrode in the semiconductor device mounted in said mounting substrate by connecting said projection electrode to the polar zone formed in the mounting substrate, and inserting this acute section in said polar zone.

[Claim 2] It is the semiconductor device characterized by forming said projection electrode with the quality of the material more

nearly hard than said polar zone in a semiconductor device according to claim 1.

[Claim 3] The manufacture approach of the semiconductor device characterized by providing the projection electrode formation process which is the manufacture approach of a semiconductor device according to claim 1 or 2, and forms two or more projection electrodes in the substrate in which a semiconductor chip or a semiconductor chip is carried, and the acute section formation process which forms the acute section by pressing the fixture for acute section formation to the formed projection electrode, and making said projection electrode transform.

[Claim 4] The manufacture approach of the semiconductor device characterized by using that by which the crevice corresponding to the configuration of said acute section was formed in the part which presses said projection electrode in the manufacture approach of a semiconductor device according to claim 3 as a fixture for acute section formation used with an

acute section formation process.

[Claim 5] The mounting substrate characterized by forming in the formation location of said acute section, and a corresponding location the hole electrode which said acute section inserts in the mounting substrate with which a semiconductor device

according to claim 1 or 2 is mounted.

[Claim 6] It is the mounting substrate characterized by being constituted by the pore by which said hole electrode was formed in the substrate body in the mounting substrate according to claim 5, and the annular polar zone formed in this pore. [Claim 7] The mounting substrate characterized by mounting said semiconductor device by forming the acute section in the point of said projection electrode, and inserting this acute section in said polar zone while forming two or more projection polar zone in the location corresponding to the polar zone arranged by said semiconductor device in the mounting substrate with which the substrate in which a semiconductor chip or a semiconductor chip is carried is equipped with the semiconductor device of a configuration of that two or more polar zone was arranged.

[Claim 8] It is the mounting substrate [claim 9] characterized by forming said projection electrode with the quality of the material more nearly hard than said polar zone in a mounting substrate according to claim 7. The manufacture approach of the mounting substrate which carries out [ providing the projection electrode formation process which forms a projection electrode in the polar-zone formation location in the semiconductor device of the substrate body which is the manufacture approach of a mounting substrate according to claim 7 or 8, and constitutes a mounting substrate, and a corresponding location, and the acute section formation process which form the acute section by pressing the fixture for acute section formation to the formed projection electrode, and making said projection electrode transform and ] as the description.

[Claim 10] The manufacture approach of the mounting substrate characterized by using that by which the crevice corresponding to the configuration of said acute section was formed in the part which presses said projection electrode in the manufacture approach of mounting \*\*\*\*\* according to claim 9 as a fixture for acute section formation used with an acute section formation process.

[Translation done.]

Little A. D. C. and Links Green with I grown a second

Star. U

April 18 Carlos Carlo Highway (1994) and the con-

ित्रका हा सम्<mark>यक्तवेयकी तत दोहर कर वो</mark>त्तर कर क to foste being on the end of ्रा १ वर्ष विकास समित्र होता । १४ वर्ष होत A Comment of the second prismple . The Control of the second

THE OF THE PROPERTY OF A POSSIBLE nearly hand should be form. The large of the first and the second and the second of the second o the state of the second seminarial

The west on Alband in the Studies that the state of the state of of house the court extension The second States of the contract of the contr

र राज्य । १ वर्षी के ले हैं और इंडिक्ट क्षेत्र में के किस्सार Salvania Carra Single Single !

La vignació officialist าราสต์ของราชาลา (ค.ศ.ย.) สายเก

THIS PAGE BLANK (USPTO) A CONTROL OF THE STATE OF THE STA projecting electrodes, and are are self-people along a service of the progression was always and according to a constraint of the constraint of the configuration o

Lower and shares of

arcarte by

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the semiconductor device which is applied to a semiconductor device, its manufacture approach, a mounting substrate, and its manufacture approach, especially performs mounting processing using a projection electrode, its manufacture approach, a mounting substrate, and its manufacture approach. [0002] In recent years, the densification of a semiconductor device, improvement in the speed, and a miniaturization are

demanded, and many flip chip mounting approaches are used increasingly that it should correspond to this demand. In this flip chip mounting approach, it is necessary to form two or more projection electrodes in the predetermined location of a semiconductor chip or a semiconductor device. Moreover, it is in the inclination for the number of formation of a projection electrode to also increase by densification. A semiconductor chip and a semiconductor device stop furthermore, functioning as a faulty connection occurring in at least one of the projection electrodes by which two or more arrangement is carried out. [0003] Therefore, in order to perform reliable mounting, it is necessary to connect each projection electrode to a mounting substrate certainly.

[0004]

[Description of the Prior Art] For example, in the multi chip module (MCM), two or more projection electrodes (henceforth a bump) are formed in the whole surface of a bare chip-like semiconductor chip, and mounting this bare chip in a mother board by flip chip junction is performed. Moreover, BGA (Ball Grid Allay) The semiconductor device of structure forms two or more bumps in the component side of a substrate which carried the semiconductor chip, and mounting this semiconductor device in a mounting substrate by flip chip junction is performed.

[0005] Conventionally, as an approach of forming the above-mentioned projection electrode, plating, vacuum deposition, the wire-bonding method, etc. are used, and, generally solder or gold (Au) is used as the quality of the material of a projection electrode. By the approach of forming a projection electrode with plating, it leaves a bump formation location to a semiconductor chip or a substrate, a resist is arranged, this is immersed in an electric-field plating bath, and a bump is grown up into a bump formation location. Moreover, in vacuum deposition, it leaves a bump formation location to a semiconductor chip or a substrate, a resist is arranged, vacuum evaporationo equipment is equipped with this, and a bump is grown up into a bump formation location. Drawing 13 (A) shows the bump 2 formed on the semiconductor chip 1 by using plating or vacuum deposition.

[0006] On the other hand, by the wire-bonding method, after joining a golden wire to a bump formation location using wirebonding equipment, when carrying out the minute amount rise of the capillary, a wire cut is performed, and this forms a stat bump in a bump formation location. Drawing 13 (B) shows the stat bump 3 formed on the semiconductor chip 1 by using the wire-

[0007] Flip chip junction of the semiconductor chip or semiconductor device (henceforth [ a semiconductor chip and a bonding method. semiconductor device are named generically, and ] a semiconductor device) with which the bump was formed as mentioned above is carried out at a mother board or a mounting substrate (henceforth [ a mother board and a mounting substrate are named generically, and ] a mounting substrate). For this reason, as shown in drawing 14 (A), the flat electrode 6 is formed in the location in which the bump 5 of the mounting substrate 4 was formed, and the corresponding location, and the semiconductor, device 7 was considered as the configuration which the mounting substrate 4 is made to join electrically by carrying out flip chip junction of the bump 5 at this flat electrode 6. In addition, as for drawing 14 (B), the semiconductor device 7 shows the condition

that flip chip junction was carried out at the mounting substrate 4. [0008] Moreover, it depends for the flip chip approach at the time of junction on a bump's quality of the material. It considered as the configuration which a flat electrode is made to specifically join a bump by heated and pressurizing in the case of solder, and is joined to a flat electrode by in the case of a golden stat bump pressurizing after making conductive resin etc. intervene between a semiconductor device and a mounting substrate.

[Problem(s) to be Solved by the Invention] By the way, in order for a bump 5 to make the flat electrode 6 formed on the mounting substrate 4, and stable connection in flip chip junction, it is indispensable to fixed-ize a bump's 5 height. For this reason, in the former, leveling processing for fixed-izing that height to a bump 5 is performed.

[0010] This leveling processing is processing which presses a bump's 5 upper part with the fixture 8 for leveling with which the press section was made into the flat side after a bump's 5 formation, and fabricates flat part 5a in a bump's 5 upper part, as shown in drawing 15 (A). However, since it was processing of only only fabricating flat part 5a in a bump's 5 upper part, when variation is in the volume (magnitude) of bump 5 the very thing, a difference will produce the conventional leveling processing in the area of flat part 5a formed of leveling processing. That is, when a bump's 5 volume is large, the area of flat part 5a becomes large, and when a bump's 5 volume is conversely small, the area of flat part 5a becomes smalls and the small small

[0011] Therefore, if flip chip junction of the semiconductor device 7 with which the bump 5 who has variation in the area of flat part 5a as mentioned above was formed is carried out at the mounting substrate 4, the trouble that variation will arise in the connection area of a bump 5 and a flat electrode 6, and a difference will arise in connection resistance (connection impedance) will arise. Thus, when a difference arises in connection resistance, in being the accelerated semiconductor device 7, it originates, in a connection resistance difference, and variation arises in the processing speed of a semiconductor device 7, and a possibility that stable processing cannot be performed is in it.

[0012] This invention is made in view of the above-mentioned point, and it aims at offering the semiconductor device which

enabled stable flip chip junction, its manufacture approach, a mounting substrate, and its manufacture approach. [0013]

[Means for Solving the Problem] The above-mentioned technical problem is solvable by providing the following means. It has the configuration in which two or more projection electrodes were arranged in invention according to claim 1 by the substrate in which a semiconductor chip or a semiconductor chip is carried. By connecting said projection electrode to the polar zone formed in the mounting substrate, in the semiconductor device mounted in said mounting substrate, the acute section is formed in the point of said projection electrode, and it is characterized by being mounted in said mounting substrate by inserting this acute section in said polar zone.

[0014] Moreover, in invention according to claim 2, said projection electrode is characterized by being formed with the quality of the material more nearly hard than said polar zone in said semiconductor device according to claim 1.

[0015] Moreover, it is characterized by providing the projection electrode formation process which is the manufacture approach of said semiconductor device according to claim 1 or 2, and forms two or more projection electrodes in the substrate in which a semiconductor chip or a semiconductor chip is carried, and the acute section formation process which forms the acute section by pressing the fixture for acute section formation to the formed projection electrode, and making said projection electrode transform by invention according to claim 3.

[0016] Moreover, in invention according to claim 4, it is characterized by using that by which the crevice corresponding to the configuration of said acute section was formed in the part which presses said projection electrode as a fixture for acute section formation used with an acute section formation process in the manufacture approach of said semiconductor device according to claim 3.

[0017] Moreover, in invention according to claim 5, it is characterized by forming in the formation location of said acute section, and a corresponding location the hole electrode which said acute section inserts in the mounting substrate with which said semiconductor device according to claim 1 or 2 is mounted.

[0018] Moreover, in invention according to claim 6, said hole electrode is characterized by being constituted by the pore formed in the substrate body, and the annular polar zone formed in this pore in said mounting substrate according to claim 5. [0019] Moreover, it sets to the mounting substrate with which the substrate in which a semiconductor chip or a semiconductor chip is carried is equipped with the semiconductor device of a configuration of that two or more polar zone was arranged in invention according to claim 7. While forming two or more projection polar zone in the location corresponding to the polar zone arranged by said semiconductor device, the acute section is formed in the point of said projection electrode, and it is characterized by mounting said semiconductor device by inserting this acute section in said polar zone.

[0020] Moreover, in invention according to claim 8, said projection electrode is characterized by being formed with the quality of the material more nearly hard than said polar zone in said mounting substrate according to claim 7.

[0023] Each above mentioned means acts as follows. In a mounting condition, the acute section will be in the condition of having been pierced in the polar zone currently formed in the mounting substrate, by having considered as the configuration in which a semiconductor device is mounted in a mounting substrate by being inserted in the polar zone which forms the acute section in the point of the projection electrode by which two or more arrangement was carried out and by which this acute section was formed in the mounting substrate at the substrate according to invention according to claim 1.

[0024] Thus, when the acute section formed in the point of a projection electrode inserts in the polar zone currently formed in the mounting substrate, though it could increase and variation has produced an electric connection area of a projection electrode and the polar zone in the magnitude of a projection electrode, electrical installation of a projection electrode and the polar zone can be performed certainly.

[0025] Furthermore, since it becomes unnecessary to face performing electrical installation of a projection electrode and the polar zone, and to make other conductive members intervene between a semiconductor device and a mounting substrate, reduction of components mark and simplification of a production process can be attained. Moreover, according to invention claim 2 and given in eight, since the projection electrode is formed with the quality of the material more nearly hard than the polar zone, it can insert in the polar zone certainly the acute section formed in the projection electrode.

[0026] Moreover, according to invention according to claim 3, it faces manufacturing said semiconductor device according to claim 1 or 2. In the acute section formation process which forms two or more projection electrodes in the substrate in which a semiconductor chip or a semiconductor chip is carried in a projection electrode formation process, and is carried out continuously By pressing the fixture for acute section formation to the formed projection electrode, making a projection electrode transform, and forming the acute section, the acute section can be formed easily.

[0027] A production process seems namely, for this not to complicate it, even if it replaces an acute section formation process with the leveling processing currently carried out conventionally, it is performed and forms an acute section formation process. Moreover, since an acute section formation process is a process which forms the acute section by pressing [ as opposed to / only / a projection electrode ] the fixture for acute section formation, it can form the acute section easily.

[0028] Moreover, according to invention claim 4 and given in ten, in an acute section formation process, the acute section can be formed easily and certainly with the fixture of an easy configuration by having used the fixture for acute section formation with which the crevice corresponding to the configuration of the acute section was formed in the part which presses a projection electrode.

[0029] Moreover, when a mounting substrate is equipped with said semiconductor device according to claim 1 or 2 by having formed in the formation location of the acute section, and the corresponding location the hole electrode which the acute section inserts according to invention claim 5 and given in six, the acute section of a projection electrode is inserted in a hole electrode. Therefore, since-izing of the connection condition of a projection electrode and a hole electrode can be carried out [ fixed ] and connection area is also fixed-ized in connection with this, the stable electrical property can be acquired.

[0030] Moreover, according to invention according to claim 7, in a mounting condition, the acute section will be in the condition of having been pierced in the polar zone currently formed in the mounting substrate, by having formed the acute section in the mounting substrate at the point of the projection electrode by which two or more arrangement was carried out, and having considered as the configuration which mounts a semiconductor device in a mounting substrate when this acute section inserts in the polar zone.

[0031] Thus, when the acute section inserts in the polar zone, though it could increase and variation has produced an electric connection area of a projection electrode and the polar zone in the magnitude of a projection electrode, electrical installation of a projection electrode and the polar zone can be performed certainly. Furthermore, since it becomes unnecessary to face performing electrical installation of a projection electrode and the polar zone, and to make other conductive members intervene between a semiconductor device and a mounting substrate, reduction of components mark and simplification of a production process can be attained.

[0032] Furthermore, according to invention according to claim 9, face manufacturing said mounting substrate according to claim 7 or 8, and form two or more projection electrodes in the substrate body which constitutes a mounting substrate in a projection electrode formation process, and they are set to the acute section formation process carried out continuously at it. By pressing the fixture for acute section formation to the formed projection electrode, making a projection electrode transform, and forming the acute section, the acute section can be formed easily.

[0033] A production process seems namely, for this not to complicate it, even if it replaces an acute section formation process with the leveling processing currently carried out conventionally, it is performed and forms an acute section formation process. Moreover, since an acute section formation process is a process which forms the acute section by \*\* which presses [ as opposed to / only / a projection electrode ] the fixture for acute section formation, it can form the acute section easily. [0034]

[Embodiment of the Invention] Next, the gestalt of operation of this invention is explained with a drawing. <u>Drawing 1</u> and <u>drawing 2</u> show the semiconductor device 10 which is one example of this invention, and the condition before <u>drawing 2</u> mounts a semiconductor device 10 in the mounting substrate 11 for the condition that <u>drawing 1</u> mounted the semiconductor device 10 in the mounting substrate 11 again is shown.

[0035] In addition, although this invention is applicable to the both sides of the semiconductor chip with which the bump was formed, and a semiconductor device (for example, semiconductor device of BGA structure), in the following explanation, it shall name generically this semiconductor chip and semiconductor device, and shall call them a semiconductor device 10. In the example shown in drawing 1 and drawing 2, the example which used the semiconductor chip as a semiconductor device 10 is shown, and two or more projection electrodes 13 (henceforth a bump) are formed in the mounting substrate 11 of the body 12 of a chip, and the field which counters. High-melting solder is used as an ingredient and this bump 13 is characterized by forming the acute section 15 in the point of a base 14.

[0036] The base 14 is joined to the pad 37 (shown in drawing 3) with which the end section is formed in the semiconductor device 10, and, thereby, the bump 13 is electrically connected with the semiconductor device 10. Moreover, the acute section 15 is formed in one with the base 14, for example, has the configurations where it sharpened, such as a cone configuration. This acute section 15 is formed in the center of the flat part 16 formed in the point of a base 14, and is considered as the configuration projected towards the mounting substrate 11.

[0037] As the mounting substrate 11 with which the semiconductor device 10 considered as the above-mentioned configuration is mounted on the other hand is shown in <u>drawing 4</u> in addition to <u>drawing 1</u> and <u>drawing 2</u>, two or more polar zone 18 is formed in the semiconductor device 10 of the substrate body 17, and the field which counters. This polar zone 18 is formed with the soft ingredient (for example, gold (Au)) to a bump's 13 ingredient which has the projection electrode-like (shape of bump) configuration, and is arranged by the semiconductor device 10. Furthermore, the arrangement location of the polar zone 18 is constituted so that it may correspond with a bump's 13 formation location.

[0038] Then, how to mount the semiconductor device 10 considered as the above-mentioned configuration in the mounting substrate 11 is explained. In order to mount a semiconductor device 10 in the mounting substrate 11, as shown in drawing 2, a semiconductor device 10 and the mounting substrate 11 are positioned, and continuously, a semiconductor device 10 is turned to the mounting substrate 11, and is pressed so that a bump 13 and the bump-like polar zone 18 may counter. As mentioned above, since a bump 13 and the polar zone 18 are positioned, a bump 13 is pressed towards the polar zone 18 by turning a semiconductor device 10 to the mounting substrate 11, and pressing it.

[0039] Under the present circumstances, as mentioned above, the acute section 15 which sharpened in that point is formed, and the bump 13 is formed of the hard quality of the material to the polar zone 18, and further, since the bump 13 is made into the shape of a bump, the polar zone 18 inserts the acute section 15 in the polar zone 18 for her by the above—mentioned press processing.

[0040] Drawing 3 expands and shows the condition that the acute section 15 formed in the bump 13 inserted in the polar zone 18. As shown in this drawing, after the bump 13 has inserted in the polar zone 18, the acute section 15 is in the condition of having been pierced in the polar zone 18. Thus, since the acute section 15 formed in a bump's 13 point inserts a semiconductor device 10 in the polar zone 18 currently formed in the mounting substrate 11 in the condition of having mounted in the mounting substrate 11, an electric connection area of a bump 13 and the polar zone 18 can be increased. That is, since the acute section 15 is made into the configuration where surface areas, such as a cone configuration, are large as described above, the touch area of a bump 13 and the polar zone 18 increases.

[0041] Therefore, though variation has arisen in a bump's 13 magnitude, the touch area of a bump 13 and the polar zone 18 becomes large enough, and can perform electrical installation of the polar zone 18 certainly with a bump 13. The processing stabilized even if it was the semiconductor device 10 which could prevent by this that variation occurred in connection resistance (connection impedance) in the electrical installation location of a bump 13 and the polar zone 18, therefore was accelerated is securable.

[0042] Moreover, it faces performing electrical installation of a bump 13 and the polar zone 18, and since the conductive member needed with the mounting structure using the conventional stat bump 3 becomes unnecessary, compared with the mounting structure using the conventional stat bump 3, reduction of components mark and simplification of a production process can be attained.

[0043] Furthermore, in this example, since it considers as the configuration which connects by making a bump 13 insert in the polar zone 18 mechanically, heat-treatment needed when connecting a bump to the polar zone conventionally can be made unnecessary. Therefore, while being able to attain simplification of mounting processing, it can prevent that a heat damage

zone 18, it is good as usual also as a configuration which joins a bump 13 and the polar zone 18 under a heating ambient atmosphere at the time of mounting.

[0044] Then, the manufacture approach of the semiconductor device 10 considered as the above-mentioned configuration is explained. In addition, since the manufacture approach of the semiconductor device 10 concerning this invention has the description in a bump's 13 formation approach, it shall explain only a bump's 13 formation approach in the following explanation. [0045] A bump 13 is formed by carrying out a projection electrode formation process and an acute section formation process. A projection electrode formation process is a process which forms bump 13a in the condition that the acute section 15 is not formed in the predetermined location of a semiconductor device 10 (namely, the former bump of a configuration), and an acute section formation process is a process which forms the acute section 15 to bump 13a formed with the projection electrode formation process. Hereafter, each configuration is explained.

[0046] In order to form a bump 13, in a projection electrode formation process, bump 13a is formed in the predetermined location of a semiconductor device 10 using plating, vacuum deposition, or the wire-bonding method. Especially the formation approach of this bump 13a is not limited, and may be formed using any of the above-mentioned all directions method. Moreover, generally each formation approach of the above-mentioned bump 13a is learned as the bump formation approach, and can form bump 13a, using the bump formation facility therefore used from the former as it is.

[0047] <u>Drawing 5</u> shows the semiconductor device 10 with which bump 13a was formed by carrying out a projection electrode formation process. Where this projection electrode formation process is completed, the acute section 15 is not formed in bump 13a yet, but, therefore, bump 13a has become spherical or a pillar—shaped configuration ( <u>drawing 5</u> shows a spherical configuration).

[0048] Termination of a projection electrode formation process carries out an acute section formation process continuously. In an acute section formation process, as shown in <u>drawing 6</u> and <u>drawing 7</u>, the acute section 15 is formed in the point of bump 13a using the fixture 19 (only henceforth a fixture) for acute section formation. As shown in <u>drawing 6</u> and <u>drawing 8</u> (A), the fixture 19 has the crevice 20 of a cone configuration, and the annular flat-surface section 21 in the point which contacts bump 13a, and is considered as the configuration which moves up and down by the elevator style which is not illustrated. In case the acute section 15 is formed in bump 13a, as shown to <u>drawing 6</u> by the elevator style, a fixture 19 descends towards bump 13a, and pressurizes the point of bump 13a.

[0049] Under the present circumstances, a fixture 19 functions as a die and, therefore, the acute section 15 corresponding to the configuration of a crevice 20 is formed in the point of bump 13a. Moreover, the flat part 16 corresponding to the flat-surface section 21 is also formed in the point of bump 13a at coincidence. Thereby, the bump 13 with the base 14 shown in drawing 7; the acute section 15, and a flat part 16 is formed.

[0050] A production process seems for this not to complicate it, even if it replaces the above-mentioned acute section formation process with the leveling processing (refer to drawing 15) currently carried out conventionally, it is performed and forms an acute section formation process. Moreover, the elevator style which moves a fixture 19 up and down is also used as a device in which the fixture 8 for leveling is driven in the conventional leveling processing, and becomes possible [forming the acute section 15 only by therefore exchanging the fixture 8 for leveling for a fixture 19]. Furthermore, to projection electrode 13a, since an acute section formation process is only processing which presses a fixture 19, it can only form the acute section 15 easily.

[0051] In addition, although the fixture 19 used with the above-mentioned acute section formation process was the thing of a configuration of forming the one acute section 15 at a time to two or more bump 13a formed in the semiconductor device 10 By preparing the fixture 22 of a configuration of having formed two or more crevices 20 in the flat-surface section 21 so that it may correspond to the formation location of two or more bump 13a, and carrying out an acute section formation process using this fixture 22, as shown in drawing 8 (B) It becomes possible to form the acute section 15 efficiently to two or more bump 13a, and the height of the flat part 16 formed in coincidence at the time of formation of the acute section 15 consists of above-mentioned acute section formation processes so that it may become uniform. Then, the 1st example of the mounting substrate concerning this invention is explained.

[0053] <u>Drawing 9</u> shows the condition that the semiconductor device 30 of BGA structure was mounted in the mounting substrate 25 concerning the 1st example. First, the semiconductor device 30 of BGA structure is explained. If the profile of the semiconductor device 30 of BGA structure is carried out, it is constituted by two or more bumps 34 (henceforth the polar zone) who are a substrate 31, closure resin 33, and a projection electrode.

[0054] It is a substrate made from glass epoxy, and while carrying a semiconductor chip 32 in the top-face 31a, as for the substrate 31, the wiring 35 which has a predetermined pattern is formed. The predetermined location and semiconductor chip 32 of this wiring 35 are electrically connected using the wire 36. Moreover, closure resin 33 is formed in top-face 31a of a substrate 31 so that a semiconductor chip 32 and a wire 36 may be closed, and it considers as the configuration from which a semiconductor chip 32 and a wire 36 are protected by this closure resin 33 to the exterior.

[0055] On the other hand, two or more bump polar zone 34 is arranged in inferior surface of tongue 31b of a substrate 31. This polar zone 34 functions as an external connection terminal of a semiconductor device 30, and is connected to wiring 35 by wiring and the through hole (not shown [ both ]) which were formed in the substrate 31. Therefore, the semiconductor chip 32 is considered as a wire 36, wiring, and the configuration electrically connected to the polar zone 34 through the through hole.

[0056] The semiconductor device 30 by which the configuration was carried out [ above—mentioned ] is mounted in the mounting substrate 25. The mounting substrate 25 is considered as the configuration which formed two or more bumps 26 in the substrate body 24. This bump's 26 formation location is constituted so that it may correspond with the formation location of the polar zone 34 established in the semiconductor device 30. Moreover, as an ingredient, high-melting solder is used and the bump 26 is considered as the configuration which formed a base 27, the acute section 28, and a flat part 28 in one like the bump 13 arranged in the above mentioned semiconductor device 10 side.

[0057] The base 27 is joined to the pad (not shown) with which the end section is formed in the substrate body 24, and, thereby, the bump 26 is electrically connected with the mounting substrate 25. Moreover, the acute section 28 has the configurations where it sharpened, such as a cone configuration, and it is formed so that it may project towards the upper part in the center of the flat part 29 formed in the point of a base 27. In addition, let a bump's 26 quality of the material be a hard ingredient to the quality of the material of the polar zone 34 prepared in the above mentioned semiconductor device 30.

[0058] In order to mount a semiconductor device 30 in the mounting substrate 25 considered as the above-mentioned configuration, a semiconductor device 30 and the mounting substrate 25 are positioned, and continuously, a semiconductor

device 30 is turned to the mounting substrate 25, and is pressed so that a bump 26 and the polar zone 34 may counter. Thereby, the polar zone 34 is pressed towards a bump 26. Under the present circumstances, as mentioned above, the acute section 28 which sharpened in that point is formed, and since the bump 26 is formed of the hard quality of the material to the polar zone 34, a bump 26 inserts the acute section 28 in the polar zone 34 by the above-mentioned press processing. [0059] Thus, since the acute section 28 inserts a semiconductor device 30 in the polar zone 34 in the condition of having mounted in the mounting substrate 25, an electric connection area of a bump 26 and the polar zone 34 can be increased. Therefore, though variation has arisen in the magnitude of a bump 26 or the polar zone 34, the touch area of a bump 26 and the polar zone 34 becomes large enough, and can perform electrical installation of the polar zone 34 certainly with a bump 26.

[0060] The processing stabilized even if it was the semiconductor device 30 which could prevent by this that variation occurred in connection resistance (connection impedance) in the electrical installation location of a bump 26 and the polar zone 34, therefore was accelerated is securable. Moreover, it is not necessary to make a conductive member able to intervene between a semiconductor device 30 and the mounting substrate 25, and reduction of components mark and simplification of a production

[0061] Furthermore, in this example, since it considers as the configuration which connects by making a bump 26 insert in the polar zone 34 mechanically, on the occasion of both 26 and 34 connection, heat-treatment can be made unnecessary, and it can prevent that a heat damage therefore occurs in simplification and semiconductor device 30 of mounting processing. [0062] In addition, since it is the same as that of the formation approach of the bump 13 who explained how to form a bump 26 in the mounting substrate 25 using drawing 5 thru/or drawing 8, the explanation is omitted. Then, the 2nd example of the mounting substrate concerning this invention is explained. Drawing 10 shows the mounting substrate 40 concerning the 2nd example. The mounting substrate 40 concerning this example is characterized by forming two or more hole electrodes 42 in the substrate body

41, and the semiconductor device 10 shown in drawing 1 is mounted. [0063] The hole electrode 42 formed in this mounting substrate 40 is constituted by pore 42a formed in the substrate body 41, and annular polar-zone 42b formed in this pore 42a. Moreover, the formation location of the hole electrode 42 is set up so that it may correspond with a bump's 13 formation location established in the semiconductor device 10. As the formation approach of this hole electrode 42, the through hole formation technique generally used as one of the substrate formation techniques can be

used, and, therefore, the hole electrode 42 can be formed easily.

[0064] Drawing 11 shows the condition that the semiconductor device 10 shown in the mounting substrate 40 concerning the 2nd example at drawing 1 was mounted. As shown in this drawing, the bump 13 formed in the semiconductor device 10 in the mounting condition connects with the hole electrode 42 formed in the mounting substrate 40 electrically. The acute section 15 formed in the bump 13 in the mounting condition is inserted in pore 42a of the hole electrode 42, and, specifically, the flat part 16 formed in the bump 13 contacts the upper part of annular polar-zone 42b of the hole electrode 42.

[0065] As mentioned above, since-izing of the connection condition of a bump 13 and the hole electrode 42 can be carried out [ fixed ] and connection area is also fixed-ized in connection with this when a bump's 13 flat part 16 and annular polar-zone 42b which could perform [ both ] uniquely positioning with a bump 13 and the hole electrode 42, and were made into the flat side

when the acute section 15 inserted in pore 42a contact, the stable electrical property can be acquired. [0066] Drawing 12 shows the configuration which formed the backing material 43 from the background of the hole electrode 42, in order to strengthen the connection structure in drawing 11 more. This backing material 43 consists of solder, and is considered

as the configuration filled up with and arranged in pore 42a from the background of the hole electrode 42. [0067] By considering as this configuration, an electric connection area of the acute section 15 and the hole electrode 42 can be increased further, and, therefore, electrical installation of a bump 13 and the hole electrode 42 can be performed more certainly. Moreover, since the mechanical-connections reinforcement of a bump 13 and the hole electrode 42 also improves in connection

with this, the dependability of mounting can be raised more.

[Effect of the Invention] According to this invention, the following various effectiveness is realizable like \*\*\*\*. According to invention claim 1 and given in seven, when the acute section formed in the point of a projection electrode in the mounting condition inserts in the polar zone currently formed in the mounting substrate, though it could increase and variation has produced an electric connection area of a projection electrode and the polar zone in the magnitude of a projection electrode, electrical installation of a projection electrode and the polar zone can be performed certainly. Moreover, since it becomes unnecessary to face performing electrical installation of a projection electrode and the polar zone, and to make other conductive members intervene between a semiconductor device and a mounting substrate, reduction of components mark and simplification

of a production process can be attained. [0069] Moreover, according to invention claim 2 and given in eight, since the projection electrode is formed with the quality of the material more nearly hard than the polar zone, it can insert in the polar zone certainly the acute section formed in the projection electrode. Moreover, since according to invention claim 3 and given in nine press the fixture for acute section formation to a projection electrode in an acute section formation process, a projection electrode is made to transform and the

acute section is formed, the acute section can be formed easily. [0070] Moreover, according to invention claim 4 and given in ten, the acute section can be formed easily and certainly with the fixture of an easy configuration by having used the fixture for acute section formation with which the crevice corresponding to the configuration of the acute section was formed in the part which presses a projection electrode in an acute section formation

[0071] Furthermore, since according to invention claim 5 and given in six-izing of the connection condition of a projection process. electrode and a hole electrode can be carried out [ fixed ] and connection area is also fixed-ized in connection with this, the stable electrical property can be acquired.

[Translation done.]

to Mark the second Established Frederica And the second of the second o 100 and with the the the the the godine of the contract The state of the endage is the second and ्राची के किया है। जिस्सार के किया के किया है। जिस्सार के जिसका है। जिससे अनुकार की जिससे The second of th the distribution of the state o ifoliation regression is and a property of the first of years of foreign to make the other of the color of the color of the other othe the first time of parties of great suppression managers and the first parties are tracting and sometimes are the sometimes. and prints a first of the kneed to be a sold included and a construction of sold and a first and a first and a sold and a first and the sold and a first construction of the first and all and a first No. 46 (16) of the sources have a notificial and the second state of these second states and the second states and second The state of the dispersion of the state of 19 11. The second second of the secon 45, many of Edward and the control of Edward and Assault for the control of gradures, militar vom the construction graduates, what must have the construction and such a gradual (1918), i como associado el esta esta dels el mentros publicados el esta alta esta el esta en esta el esta el Acomo en callo esta el 12° combina esta el una della Morecke, en el tomo el esta esta el esta el entre el entre There is a substitution of the desired seeds of the second The Children is the 19 can is a manufacture and the spirit of the spirit े जिल्ला । असे में इंटीनके प्रतिस्था । पिट प्रतान कर के प्रतिस्था । अहा है है। The second second of the second secon distribution, and the second s The second of th The second state of the perpendicular and the second secon THE RESERVE OF COMMENCES AND SHOULD BE SHOULD [1] F. G. Santan, A. Santan, A. Santan, A. Santan, A. Santan, S. Santan, S 11. grant of the state ा एक एक प्रवासिक्तां होती है। Common plates of the contract and advantage of the Sign and sign The state of the s A Progression of the A CANADA TO STATE Medical establishment of a colour of a place of a region of THIS PAGE BLANK (USPTO) Not continued in the continued of the continued of

deline de la contra la con

[0008] Mosesyen according to evention and a virue of a virue to second or second of the control of the control

enuce anction of financial transcriptions of a both financial and the configuration of financial and the configuration of the configuration of the financial and the configuration of the configuration of the antical and the configuration of the configurati

1997) Purpose seed these in a read the consequence of the control of the control

and the second

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

## DESCRIPTION OF DRAWINGS

[Drawing 1] the semiconductor device which is one example of this invention — a mounting substrate — mounting — \*\* — it is

[Drawing 2] It is drawing showing the condition before the semiconductor device which is one example of this invention is

[Drawing 3] It is drawing expanding and showing the connection part of a bump and the polar zone.

Drawing 4] It is drawing showing the mounting substrate with which the semiconductor device which is one example of this

[Drawing 5] It is drawing for explaining the manufacture approach of the semiconductor device which is one example of this [Drawing 6] It is drawing for explaining the manufacture approach of the semiconductor device which is one example of this

invention (acute section formation process). [Drawing 7] It is drawing expanding and showing the acute section formed by the acute section formation process.

[Drawing 8] It is drawing for explaining the fixture for acute section formation used with an acute section formation process.

[Drawing 9] It is drawing for explaining the 1st example of the mounting substrate concerning this invention.

[Drawing 10] It is drawing for explaining the 2nd example of the mounting substrate concerning this invention.

[Drawing 11] It is drawing expanding and showing the condition that the bump joined in the mounting substrate concerning the

[Drawing 12] In the junction condition shown in drawing 11, it is drawing showing the configuration which backed solder.

[Drawing 13] It is drawing for explaining the bump prepared in the conventional semiconductor device.

[Drawing 14] It is drawing for explaining the mounting approach of the conventional semiconductor device.

[Drawing 15] It is drawing for explaining the manufacture approach of the conventional semiconductor device.

[Description of Notations]

10 30 Semiconductor device

11, 25, 40 Mounting substrate

13, 13a, 26 Bump

14 27 Base

15 28 Acute section

16 29 Flat part

18 34 Polar zone

19 22 Fixture (fixture for acute section formation)

20 Crevice

21 Flat-Surface Section

31 Substrate

32 Semiconductor Chip

42 Hole Electrode

43 Backing Material

[Translation done.]

The Artist Control of State & Congress

15 5 8 116 68 98 98 8888 The see through the control of the

Surveyor to MOLLET SOS 30

The second secon

and the second s Attention of the transfer of the present of

The state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the s Commencial and the second

and the first of the second second of the se the property of the control of the property of the following Carlotte Control of the Control of t Tage Strong Strong make a wife of the

A CONTRACTOR OF THE STATE OF TH 1.44...

THIS PAGE BLANK (USPTO)

· 特别 (1) 11 11 11

CONTRACT OF MANAGEMENT AS 1 Warm David the trade of the county of

Charles Harris Cont

stelling day and more profiles as a force or good

Sagn d

,仍然信里也也沒有劉二

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.


3.In the drawings, any words are not translated.

#### **DRAWINGS**


[Drawing 1] 本発明の一実施例である半導体装置が実装基板に実装 された状態を示す図




[Drawing 2] 本発明の一実施例である半導体装置が実装基板に実装される前の状態を示す図



[Drawing 5] 本発明の一実施例である半導体装置の製造方法を説明する ための図(実起電極形成工程)



[Drawing 7] 央鋭部形成工程により形成された尖鏡部を拡大して示す図



[Drawing 3]

ASSESSED F

(2)


するためのプ

in man


(@ goting -C)

OF MINAMU.


## パンプと電極部との接続部分を拡大して示す図




[Drawing 4] 本発明の一実施例である半導体装置が実装される実装基板 を示す図




[Drawing 6] 本発明の一実施例である半導体装置の製造方法を説明する ための図(尖鏡部形成工程)





[Drawing 9]



報道 会 と選集 (2)




[Drawnin 7] 英機時機能工程によりに異される機構的できまして、正文学


11581

http://www4.ipdl.jpo.go.jp/cgi-bin/tran\_web\_cgi\_ejjee.350, % http://www4.ipdl.jpo.go.jp/cgi-bin/tran\_web\_cgi\_ejjee.350, % http://www.aphin.go.jp/cgi-bin/tran\_web\_cgi\_ejjee.350, % http://www.aphin.go.jp/cgi-bin/tran\_web\_cgi


本発明に係る実装基板の第1実施例を説明するための図



[Drawing 10] 本発明に係る実換基板の第2実施例を説明するための図




[Drawing 11] 第 2 実施例に係る実装基板にペンプが接合した状態を 拡大して示す図




[Drawing 12]


図11K示す接合状態において、半田を裏打ちした 構成を示す図




[Drawing 13] 従来の半導体装置に設けられるペンプを説明するための図



[Drawing 14] 従来の半導体装置の実装方法を説明するための図



[Drawing 15] 従来の半導体装置の製造方法を説明するための図



[Translation done.]

# THEFTAGE BLANK FUSPIN

na Marina

2. 1. 24

9 E \$.

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

· ·